当前位置: 首页 > >

四位加法器课程设计

发布时间:

电子设计技术课程设计 4 位加法器设计
姓 学 专 班 名: 号: 周江峰 09325235

业: 电子信息工程 级:
093252 黄河

指导教师:

2012 年 11 月 9 日
东华理工大学长江学院
1

目录 EDA 的概念
一 、概述 1.1 目的与要求 1.2 设计环境 QuartusⅡ简介 二、4 位加法器设计实现过程 2.1 2.2 2.3 半加器的设计 一位全加器的设计 四位全加器的设计

三、收获与心得体会 四、参考文献

2

EDA 简介 EDA 的概念
EDA 技术就是以计算机为工具,设计者在 EDA 软件*台上,用硬件描述语 言 HDL 完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、 优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程 下载等工作。EDA 是电子设计自动化(Electronic Design Automation)的缩写, 在 20 世纪 90 年代初从计算机辅助设计(CAD) 、计算机辅助制造(CAM) 、计 算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来的。 EDA 代 表了当今电子设计技术的最新发展方向,它的基本特征是:设计人员按照“自顶 向下”的设计方法,对整个系统进行方案设计和功能划分,系统的关键电路用一 片或几片专用集成电路(ASIC)实现,然后采用硬件描述语言(HDL)完成系 统行为级设计, 最后通过综合器和适配器生成最终的目标器件,这样的设计方法 被称为高层次的电子设计方法。
3

现在对 EDA 的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、 化工、矿产、生物、医学、军事等各个领域,都有 EDA 的应用。目前 EDA 技 术已在各大公司、 企事业单位和科研教学部门广泛使用。 例如在飞机制造过程中, 从设计、性能测试及特性分析直到飞行模拟,都可能涉及到 EDA 技术。本文所 指的 EDA 技术,主要针对电子电路设计、PCB 设计和 IC 设计。EDA 设计可分 为系统级、电路级和物理实现级。 利用 EDA 工具,电子设计师可以从概念、算法、协议等开始设计电子系统, 大量工作可以通过计算机完成, 并可以将电子产品从电路设计、性能分析到设计 出 IC 版图或 PCB 版图的整个过程在计算机上自动处理完成。现在对 EDA 的概 念或范畴用得很广。包括在机械、电子、通信、航空航天、化工、矿产、生物、 医学、军事等各个领域,都有 EDA 的应用[1]。目前 EDA 技术已在各大公司、 企事业单位和科研教学部门广泛使用。例如在飞机制造过程中,从设计、性能测 试及特性分析直到飞行模拟,都可能涉及到 EDA 技术。本次毕业设计课题实现 的核心技术即为 EDA 相关技术。

QuartusⅡ简介
QuartusⅡ是 Altera 公司提供的 FPGA/CPLD 集成开发软件,Altera 是世界 上最大的可编程逻辑器件供应商之一。 QuartusⅡ在 21 世初推出,是 Altera 全 一代 FPGA/CPLD 集成开发软件 MAX+plus II 的更新换代产品, 其界面友好, 使 用便捷。在 QuartusⅡ上可以完成设计输入、HDL 综合、布新布局(适配)、仿真 和选择以及硬件测试等流程,它提供了一种与结构无关的设计环境,使设计者能 方便地进行设计输入、开始处理和器件编程。
4

QuartusⅡ提供了完整的多*台设计环境,能满足各种特定设计的需求,也 是单片机可编程系统(SoPC)设计的综合环境和 SoPC 开发的基本设计工具,并 为 Altera DSP 开发包进行系统模型设计提供了集成综合环境。QuartusⅡ设计完 全支持 VHDL、Verilog 的设计流程,其内部嵌有 VHDL、Verilog 逻辑综合器。 QuartusⅡ与可用利用第三方的综合工具(如 Leonardo Spectrum、Synplify Pro、 FPGA Complier II),并能直接调用这些工具。 同样 QuartusⅡ具备仿真功能,同时支持第三方的仿真工具(如 ModelSin)。 此外,QuartusⅡ与 MATLAB 和 DSP Builder 结合, 可用进行基于 FPAG 的 DSP 系统开发,是 DSP 硬件系统实现的工具 EDA 工具。

一 、概述
1.1 目的与要求 1.11 《EDA 课程设计》 (注:EDA 即电子设计自动化,Electronics Design Automation)是继《模拟电子技术基础》《数字电子技术基础》《电子技术基础 、 、 实验》课程后,电气类、自控类和机械工程类等专业学生在电子技术实验技能方 面综合性质的实验训练课程, 是电子技术基础的一个部分,其目的和任务是通过 一周的时间, 让学生掌握 EDA 的基本方法, 熟悉一种 EDA 软件 (MAXPLUS2) , 并能利用 EDA 软件设计一个电子技术综合问题,并在实验板上成功下载,为以 后进行工程实际问题的研究打下设计基础。 通过课程设计使学生能熟练掌握一种 EDA 软件(MAX+plusⅡ或 Quartus7.2)的使用方法,能熟练进行设计输入、编 译、管脚分配、下载等过程。 1.12 通过课程设计使学生能利用 EDA 软件(MAX+plusⅡ或 Quartus7.2)
5

进行至少一个电子技术综合问题的设计(内容可由老师指定或自由选择) ,设计 输入可采用图形输入法或 VHDL 硬件描述语言输入法。 1.13 通过课程设计使学生初步具有分析、寻找和排除电子电路中常见故障 的能力。 1.14 通过课程设计使学生能独立写出严谨的、有理论根据的、实事求是的、 文理通顺的字迹端正的课程设计报告。 1.2 设计环境

二、4 位加法器设计实现过程
2.1 半加器的设计 2.1.1 一位半加器真值表 表 3-1 一位半加器真值表 2.1.2 一位半加器原理图: 在 MAX+plus II 工具软件的元件库中已经有与 门、或门、与非门和异或门等元件,在设计中可直 接调用这些元件,实现电路设计。 其原理图如下: Xn 0 0 1 1 Yn 0 1 0 1 Fn 0 1 1 0 Cn 0 0 0 1

图1

半加器原理图

双击原理图的任一空白的处,会弹出一个元件对话框。在 Name 栏目中输
6

入元件名称(英文) ,我们就得到一个元件门。例如 and2(二输入端的与门)、 xor(异或门)、VCC(电源)、input(输入)和 output(输出)等。 2、编辑半加器的原理图 半加器逻辑电路图如图 1 所示,它由 1 个异或门和 1 个与门构成,in1、in2 是输入端,led1 是和输出端,led2 是向高位的进位输出端。 在元件选择对话框的符号名“Symbol Name”栏目内直接输入 xor,或者在 “Symbol Files”栏目中,用鼠标双击“xor”元件名,即可得到异或门的元件符号。 用上述同样的方法也可以得到与门及输入端和输出端的元件符号。 用鼠标双击输 入或输出元件中原来的名称, 使其变黑后就可以进行名称修改,用这种方法把两 个输入端的名称分别更改为“in1”和“in2” 把两个输出端的名称分别更改为“led1” , 和“led2” 然后按照图 1 所示的半加器逻辑电路的连接方式,用鼠标将相应的输 , 入端和输出端及电路内部连线连接好,并以“22.bdf”(注意后缀是.bdf)为文件名, 存在自己建立的工程目录 F:\22 内。进行存盘操作时,系统在弹出的存盘操作对 话框中,自动保留了上一次存盘时的文件名和文件目录,不要随意单击“OK”按 钮结束存盘, 一定要填入正确的文件名并选择正确的工程目录后, 才能单击“OK” 按钮存盘,这是上机实验时最容易忽略和出错的地方。 3、编译设计图形文件 4、生成元件符号 5、功能仿真设计文件 仿真,也称为模拟(Simulation);是对电路设计的一种间接的检测方法。对 电路设计的逻辑行为和功能进行模拟检测, 可以获得许多设计错误及改进方面的 信息。对于大型系统的设计,能进行可靠、快速、全面的仿真尤为重要。
7

① 建立波形文件 进行仿真时需要先建立仿真文件。在 Max+p1us II 环境执行“File”的“New” 命令,再选择弹出的对话框中的 Waveform Editor fi1e 项,波形编辑窗口即被打 开。 ② 输入信号节点 在波形编辑方式下,执行“Node”的“Nodes from SNF”命令,弹出输入节点 “Enter Nodes from SNF”对话框,在对话框中首先单击“List”按钮,这时在对话框 左边的“Available Nodes&Groups” (可利用的节点与组)框中将列出该设计项目 的全部信号节点。 若在仿真中只需要观察部分信号的波形,则首先用鼠标将选中 的信号名点黑,然后单击对话框中间的“=>”按钮,选中的信号即进入到对话框右 边的“Selected Nodes&Groups”(被选择的节点与组)框中。 如果需要删除“被选择 的节点与组”框中的节点信号,也可以用鼠标将其名称点黑,然后单击对话框中 间的“<="按钮。节点信号选择完毕后,单击“OK”按钮即可。 ③ 设置波形参量 在波形编辑对话框中调入了半加器的所有节点信号后, 还需要为半加器输入 信号 in1 和 in2 设定必要的测试电*等相关的仿真参数。如果希望能够任意设置 输入电*位置或设置输入时钟信号的周期,可以在 Options 选项中,取消网格对 齐 Snap to Grid 的选择(取消钩)。 ④ 设定仿真时间宽度 在仿真对话框,默认的仿真时间域是 10μS。如果希望有足够长的时间观察 仿真结果,可以选择“File”命令菜单中的“End Time”选项,在弹出的“End Time” 对证框中,填入适当的仿真时间域(如 50μS)即可。
8

⑤ 加入输入信号 为输入信号 in1 和 in2 设定测试电*的方法及相关操作如教材图 2.1.3 所示, 利用必要的功能键为 in1 和 in2 加上适当的电*, 以便仿真后能测试 led1 和 led2 输出信号。 ⑥ 波形文件存盘 以“22.vwf”(注意后缀是.vwf)为文件名,存在自己建立的工程目录 F:\22 内。 在波形文件存盘时,系统将本设计电路的波形文件名自动设置为“22.vwf” 因此 , 可以直接单击确定按钮。 ⑦ 进行仿真 波形文件存盘后, 执行“Max+p1us II”选项中的仿真器“Simulator”命令,单击 弹出的“仿真开始”对话框中的“Start”按钮,即可完成对半加器设计电路的仿真, 可通过观察仿真波形进行设计电路的功能验证。 半加器波形显示如下图:

图2 2.2 一位全加器的设计

半加器波形

1、编辑一位全加器的原理图 一位全加器可以用两个半加器及一个或门连接而成。其原理图如图 1 所示。
9

在 Quartus7.2 图形编辑方式下,在用户目录中找到自己设计的半加器元件 22,并把它调入原理图编辑框中(调入两个) ,另外双击原理图的任一空白的处, 会弹出一个元件对话框。在 Name 栏目中输入元件名称(英文) ,我们就得 到一个两输入端的或门, 并加入相应的输入和输出元件, 按照图 1 所示电路连线, 得到 1 位全加器电路的设*峁5缏分械 in3 和 in4 是两个 1 位二进制加数输 入,in5 是低位来的进位输入,led4 是和输出,led3 是向高位进位输出。 2、设计文件存盘与编译 完成 1 位全加器电路原理图的编辑后,以 33.bdf 为文件名将 1 位全加器 电路原理图设计文件保存在工程目录中, “.bdf”表示图形文件。进行存盘操作时, 系统在弹出的存盘操作对话框中,自动保留了上一次存盘时的文件名和文件目 录,操作者不要随意单击“OK”按钮结束存盘,一定要填入正确的文件名并选择 正确的工程目录后,才能单击“OK”按钮存盘,这是初学者上机实验时最容易忽 略和出错的地方。

图3 3、仿真设计文件

一位全加器原理图

在 Quartus7.2 波形编辑方式下,编辑 33.vwf 的波形文件,并完成输入信 号 in3、 和 in5 输入电*的设置。波形文件编辑结束后也要将波形文件保存在 in4
10

工程目录中,在存盘操作时,系统会自动将当前设计的文件名作为波形文件名, 并以.vwf 为文件类型(例如 1 位全加器的波形文件是 33.vwf), 所以操作者可以直 接单击“OK”按钮结束波形文件的存盘操作。波形文件存盘后,执行启动仿真器 “Simulator”命令开始仿真,可通过观察仿真波形进行设计电路的功能验证。 一位全加器波形如下图 4:

图4 2.3 四位全加器的设计

全加器波形图

四位加法器的设计中,全加器成为底层文件 A0、A1、A3、A4、A5、A6、 A7、A8 是 8 个 4 位二进制输入端,A2 是低位来得进位输入端,T(0…3)是 4 位和输出端,T4 是向高位进位的输出端。原理图如图 5 所示。

11

图5

四位加法器原理图

图6

四位全加器波形

12

三、心得体会
通过本次课程设计, 我加深了对所学知识的理解,并对某些知识进行了很好 地应用,同时,我也更加强化了自己查阅资料的能力,这有助于提高我的自学能 力, 整个过程中我还有请教同学。 总之, 本次课程设计更加激发了我的学*欲望, 有利于我后续课程的学*。

四、参考文献
[1]数字电路逻辑设计(第三版) 王毓银 主编 [2]电子技术 李春茂 主编 科学技术文献出版社 唐竞新 主编 清华大学出版社 高等教育出版社

[3]数字电子技术基础解题指南

[4]电子技术实验指导书 李国丽,朱维勇主编,中国科技大学出版社 [5]电子技术基础 模拟部分(第四版) ,康华光主编,高教出版社

[6]数字电子技术基础(第四版) ,阎石主编,高教出版社

13




友情链接: